Hardware-Root-of-Trust wird Beschaffungskriterium

01Was ist passiert

Viele Hardware-Teams erwarten für den 2. August 2026 eine Verschärfung des EU AI Acts für eingebettete KI. Das trifft so nicht zu. Der Digital Omnibus (unterzeichnet am 8. Juli 2026) hat die Hochrisiko-Pflichten verschoben: Eigenständige Systeme nach Annex III gelten ab 2. Dezember 2027, in Produkte eingebettete KI nach Annex I — Maschinen, Fahrzeuge, Medizintechnik — erst ab 2. August 2028.

Am 2. August 2026 greifen ausschließlich die Transparenzpflichten nach Artikel 50 (Chatbot-Offenlegung, Kennzeichnung synthetischer Inhalte) — für Secure-MCUs irrelevant. Die Uhr, die jetzt wirklich tickt, ist der Cyber Resilience Act (CRA): Ab 11. September 2026 gelten die Meldepflichten für aktiv ausgenutzte Schwachstellen, ab 11. Dezember 2027 wird Cybersicherheit verpflichtender Teil der CE-Kennzeichnung für Produkte mit digitalen Elementen — Mikrocontroller und die darin verbauten Chips eingeschlossen.

02Was es bedeutet

Reine Software-Sicherheit reicht ab Dezember 2027 nicht mehr für die CE-Kennzeichnung. Da Design-In-Zyklen länger sind als die verbleibende Frist, werden Hardware-Root-of-Trust und Speicher-Isolierung schon bei heutigen Beschaffungsentscheidungen zum Kriterium. Für Edge-KI heißt das konkret: Modellgewichte und Schlüssel gehören in isolierte Sicherheitszonen. Die gute Nachricht für den Einkauf: Anders als bei Nvidias teuren High-End-GPUs ist die Verfügbarkeit industrieller Secure-Edge-Prozessoren über die weltweiten Distributionskanäle stabil.

03Nutzen nach Rolle

• Nutzen für EntwicklerKlarer Architektur-Pfad. Statt proprietärer Black-Boxes rücken RISC-V-Architekturen mit Physical Memory Protection (PMP) oder ARM-Prozessoren mit TrustZone in den Fokus – der Chip trennt in eine isolierte „Sichere Welt" für KI-Integrität und eine „Normale Welt".
• Nutzen für Einkauf und DistributionErhebliche BOM-Ersparnis gegenüber teurer Nvidia-Infrastruktur, kalkulierbare Lieferzeiten dank Großserie. Der Einkauf sollte ab sofort die vertragliche Zusicherung von Krypto-Zertifikaten (Hardware-Root-of-Trust) und die Bereitstellung einer SBOM in die Lieferantenverträge aufnehmen – beides wird für die CRA-Konformität gebraucht.
• Nutzen für Vertrieb und VerkaufArgumentation zukunftssicherer Endprodukte („CRA-ready ab Werk"), um B2B-Kunden die Angst vor dem Dezember-2027-Stichtag und nachträglichen Nachrüstkosten zu nehmen.

04Der RISC-V-Marktplatz: IP-Cores vs. fertiges Silizium

Damit der Umstieg auf die hardwareseitige Isolierung gelingt, sollte das R&D-Team die zwei Beschaffungswege kennen. Der Markt für offene Architekturen (RISC-V mit PMP) teilt sich in IP-Cores und fertiges Silizium.

1. IP-Core-Anbieter (Prozessor-Designs für ASIC/FPGA)

Für Unternehmen, die eigene Chips entwickeln oder hochspezifische FPGAs programmieren, liefern diese Anbieter die technologischen Baupläne (IP):

• SiFive: Marktführer bei kommerzieller RISC-V-IP. Alle Kernfamilien (Essential, Performance, Intelligence) unterstützen PMP standardmäßig für Sicherheitsfunktionen und Trusted Execution Environments (TEEs).
• Codasip: Europäischer Anbieter (Brünn), bekannt für hochgradig anpassbare Kerne. Bietet RISC-V-IP mit integriertem PMP und erlaubt Kunden, die Sicherheitsfunktionen über eigene Instruktionen zu erweitern.
• Andes Technology: Breites Portfolio von extrem stromsparenden bis hochperformanten Multicore-Prozessoren mit integrierter Hardware-Sicherheit (inklusive PMP und IOPMP).
• Semidynamics: Europäischer Anbieter (Barcelona), spezialisiert auf hochperformante RISC-V-Kerne für KI und Edge-Computing; nutzt PMP als Kernkomponente.
• CAST Inc.: Funktional sichere RISC-V-Kerne (u. a. nach ISO 26262 für Automotive), bei denen hardwareseitige Speicherisolation elementar ist.

Für die Souveränitäts-Argumentation gegenüber Kunden bieten sich mit Codasip und Semidynamics zwei europäische Anbieter an.

2. Halbleiter-Hersteller (fertige Chips & SoCs für das Platinen-Design)

Sucht Ihr Team fertige Silizium-Chips für klassische Platinen-Designs, bieten diese Hersteller RISC-V-Chips mit nativer PMP-Unterstützung über etablierte Distributoren an:

• Espressif Systems: Die populären, günstigen Chips der ESP32-C-Serie (z. B. ESP32-C3, ESP32-C6) und der ESP32-P-Serie basieren auf RISC-V-Kernen und nutzen PMP intensiv, um Firmware-Bereiche vor Fehlern im Applikationscode zu schützen.
• GigaDevice: Bietet mit der GD32V-Serie universelle RISC-V-Mikrocontroller, die als sicherer Ersatz für klassische ARM-Cortex-M-Chips in der Industrie positioniert sind.
• Microchip Technology: Integriert RISC-V-Kerne (oft von SiFive lizenziert) in die PolarFire SoC FPGAs – programmierbare Logik plus ein sicheres, PMP-geschütztes RISC-V-Subsystem für kritische Industrieanwendungen.

05Mehr erreichen durch dynamische, digitale Intelligenz der KI

Unternehmen, die KI-gestützte Tools bereits in der frühen Hardware-Evaluierung einsetzen, können die Konformität ihrer Designs früher absichern. Prädiktive KI analysiert Prozessor-Architekturen auf kryptografische Schwachstellen, noch bevor das erste Layout entsteht. In der Entwicklung verkürzen KI-gestützte Security-Scanner die Validierung von Firmware-Code und Speicheraufteilungen deutlich.

06Effekt bei Nicht-Anwendung

Wer weiter auf ungeschützte Legacy-Hardware setzt und Sicherheit rein auf Softwareebene löst, verliert den Anschluss. Entwicklungszyklen verlängern sich durch wiederholte Compliance-Fehlschläge. Und ab dem 11. Dezember 2027 wird Cybersicherheit verpflichtender Teil der CE-Kennzeichnung: Produkte, die die CRA-Anforderungen nicht erfüllen, dürfen dann nicht mehr in Verkehr gebracht werden. Bereits ab 11. September 2026 drohen bei versäumten Schwachstellen-Meldungen Sanktionen.