Acies, Actus und Aegis — drei Plattformen statt eines Universal-Chips
🟡 Reifegrad-Label: Ankündigung / Referenzarchitektur — erste Silizium-Muster und Serienstart bei Automotive-Kunden werden laut Unternehmen für 2027 erwartet. Kein serienreifes Endprodukt zum Zeitpunkt dieses Beitrags.
Wenn ein Roboterarm eine Schraube greifen soll oder ein Fahrzeug in Millisekunden bremsen muss, reicht es nicht, Rechenleistung „irgendwo“ bereitzustellen — die Entscheidung muss vor Ort, in Echtzeit und mit garantierter Reaktionszeit fallen. Genau für dieses Problemfeld, das in der Branche unter dem Begriff Physical AI läuft, hat der US-Prozessor-IP-Anbieter MIPS (heute Teil von GlobalFoundries) am 2. September 2026 drei neue Plattformen vorgestellt: Acies, Actus und Aegis.
Statt eines einzelnen Universal-Chips liefert MIPS damit drei unterschiedlich zugeschnittene Entwicklungsplattformen für Industriemaschinen, Transportsysteme und Embedded Systems, die in der physischen Welt operieren. Alle drei bauen auf offener RISC-V-Architektur auf und sollen Kunden eine gemeinsame Basis geben, um Physical-AI-Anwendungen selbst zu entwickeln, anzupassen und auszurollen — mit „Tokens pro Watt“ als zentraler Effizienzkennzahl.
Die Angaben zu Acies/Actus/Aegis stammen aus der MIPS-Pressemitteilung vom 02.09.2026 sowie ergänzenden Herstellerbeiträgen (MIPS-Blog, EE Times, Robotics 24/7). Wichtig zur Abgrenzung, um Verwechslungen zu vermeiden:
Primärer Treiber: Physical-AI-Systeme brauchen keine möglichst starke, sondern eine zur Workload passende Recheneinheit — Sense-Think-Act-Communicate-Ketten mit harten Echtzeit- und Sicherheitsanforderungen lassen sich mit generischen Applikationsprozessoren (Arm-Klasse) nur bedingt effizient abbilden. MIPS besetzt hier bewusst eine Nische zwischen klassischem MCU und High-End-SoC.
Sekundärer Faktor: Der Zeitpunkt ist kein Zufall. Erst kurz zuvor hatte GlobalFoundries die Prozessor-IP-Sparte von Synopsys (ARC-V, ARC-Classic, ARC NPX NPU) übernommen und damit das MIPS-Portfolio verdoppelt. Gleichzeitig wächst mit Quintauris (Bosch, Infineon, NXP, Nordic Semiconductor, Qualcomm, STMicroelectronics; München) ein europäisches RISC-V-Ökosystem heran, das MIPS-Atlas-IP im Dezember 2025 in seine automotive Referenzarchitektur RT-EUROPA aufgenommen hat.
Wettbewerbshinweis: Auch der chinesische Rechenzentrums-CPU-Hersteller Hygon erweitert sein Portfolio gerade nach demselben Muster nach unten in Richtung Physical AI — mit einer neuen „1000er“-Serie unterhalb seiner bisherigen Rechenzentrums-Baureihen 3000/5000/7000, vorgestellt am 22.09.2026. Anders als MIPS findet Hygon seinen Absatzmarkt aufgrund der laufenden US-Exportkontrollen (Entity List seit 2019) bislang praktisch ausschließlich in China; für den europäischen Markt ist das Unternehmen aktuell nicht relevant, könnte aber langfristig als Beobachtungspunkt interessant werden, sollte sich das ändern.
Die offenen Punkte zu dieser Ankündigung — aufklappen zum Lesen.
Wird eine fertige Silizium-Referenzplatine benötigt, oder reicht der Zugang zur Simulationsumgebung „Atlas Explorer“ für die Vorab-Modelloptimierung?
Ist die Anwendung sicherheitsrelevant (ASIL-B/D, SIL 3/4) — dann ist gezielt M8500/Aegis statt Acies/Actus relevant.
Wird eine bestehende Toolchain (Green Hills, Vector MICROSAR, IAR) bereits eingesetzt, die MIPS über Partnerschaften unterstützt?
Zeitplan: erste Silizium-Muster und Serienstart beim ersten bekannten Automotive-Design-Win werden laut MIPS erst für 2027 erwartet — für kurzfristige Projekte aktuell nicht einsatzbereit.
Software-Ökosystem-Reife: RISC-V-Toolchains sind im Automotive-Umfeld jünger als das Arm-Ökosystem: kein anerkanntes Ökosystem, aber verschiedene Ecosystem-Partner.
Kein klassischer Bauteile-Distributor (siehe Bezugsquellen-Tabelle unten) — Support läuft direkt über MIPS bzw. über Ökosystempartner wie Green Hills Software (Safety-Toolchain) und Quintauris/RT-EUROPA (Referenzarchitektur, Toolchain-Interoperabilität).
Bislang keine öffentlich benannten Serienchips auf Basis von Acies/Actus/Aegis — die Plattformen sind Entwicklungs- und Lizenzangebote, kein Kaufprodukt „von der Stange“.
Nachweis der Serientauglichkeit (insbesondere Aegis/M8500 in ASIL-D-Umgebungen) steht noch aus.
Keine Verwandtschaft zur historischen, proprietären MIPS-Befehlssatzarchitektur (siehe „Zur Einordnung“). Die heutige MIPS-Company ist ein RISC-V-IP-Haus mit patentiertem Multithreading-Erbe, keine ISA-Nachfolge.
RISC-V-Toolchain-Kenntnis (Compiler, Debugging) sowie ggf. Erfahrung mit funktionaler Sicherheit (ISO 26262/IEC 61508), falls Aegis/M8500 relevant ist.
Positiv: Quintauris (Pedro Lopez, Market Strategy Officer) bezeichnet MIPS' Marktposition und technische Tiefe als „ideal partner“ für ein interoperables RISC-V-Ökosystem.
Kritisch: Branchenanalysen (u. a. EE Times, XPU.pub) weisen darauf hin, dass die Nachfrage nach leistungsstarken RISC-V-Applikationsprozessoren insgesamt noch nicht im erhofften Maß eingetreten ist und der Markt von zahlreichen Anbietern (Arm, SiFive, Synopsys/eigenes ARC-Portfolio) umkämpft bleibt.
| Hersteller/Anbieter | Distributor | Status |
|---|---|---|
| MIPS (a GlobalFoundries company) | kein klassischer Bauteile-Distributor bekannt | IP-Lizenzgeschäft direkt über MIPS; Fertigungspartner GlobalFoundries mit Werk in Dresden |
| Quintauris (Bosch, Infineon, NXP, Nordic Semiconductor, Qualcomm, STMicroelectronics) | — | Referenzarchitektur-Ökosystempartner (RT-EUROPA), München — kein Vertriebskanal, aber Design-Ökosystem-Zugang |
| INOVA Semiconductors | — | Deutscher Silizium-Partner (München) für Robotik-Referenzplattform mit MIPS-IP + APXpress-Interface, gefertigt auf GF-FDX-Prozess |
Hinweis: Ehrlich vermerkt, da kein Distributor im klassischen Sinn existiert — branchenüblich für Prozessor-IP-Geschäfte.
MIPS positioniert seine Physical-AI-Plattformen selbst als Werkzeug zur beschleunigten KI-Integration: Entwickler können mit dem virtuellen Simulationsmodell „Atlas Explorer“ Modelloptimierung vor der eigentlichen Silizium-Verfügbarkeit vornehmen — das verkürzt klassische Hardware-Software-Co-Design-Zyklen.
Negativer Effekt bei Nicht-Anwendung: Wer Physical-AI-Projekte weiterhin mit generischen Applikationsprozessoren statt workload-spezifischer Architektur plant, riskiert unnötig hohen Energieverbrauch pro Inferenz-Token und schlechtere Echtzeit-Determinismus-Eigenschaften — beides kann bei sicherheitsrelevanten Anwendungen (Robotik, Automotive) zum Ausschlusskriterium werden.
für Entwickler · Arbeitsmittel: Designprüfung & Schaltungsentwurf · Bibliothek: KI-Agenten
Ich entwickle [Projektbeschreibung, z. B. „ein Sensorfusions-Modul für eine autonome Transportplattform“]. Anforderungen: Latenz [Wert], Sicherheitslevel [z. B. ASIL-B / keins], Power-Budget [Wert], KI-Modelltyp [z. B. CNN-Bilderkennung / Transformer].
Ordne diese Anforderungen den drei MIPS-Physical-AI-Plattformen zu:
- Acies (Inference-Native, NPU-fokussiert)
- Actus (Event-Native, Echtzeit-fokussiert)
- Aegis (Safety-Native, mission-kritisch)
Gib eine begründete Empfehlung sowie offene Fragen aus, die ich vor einer Kontaktaufnahme mit MIPS klären sollte.
für Einkauf & Vertrieb · Arbeitsmittel: Lieferanten & Lieferkette · Bibliothek: Quick-Check-Prompts
Ein Kunde aus der Branche [z. B. „Industrierobotik“] fragt nach RISC-V-basierten Physical-AI-Lösungen als Alternative zu Arm. Erstelle mir eine kurze, ehrliche Einschätzung zu:
1. Aktuellem Reifegrad von MIPS Acies/Actus/Aegis (Stand September 2026)
2. Realistischem Beschaffungsweg (kein klassischer Distributor, Direktkontakt/Ökosystempartner)
3. Zeithorizont bis Serienverfügbarkeit
4. Drei Gesprächsfragen, die ich dem Kunden stellen sollte, um seinen tatsächlichen Bedarf (Prototyp vs. Serie) einzuordnen
Optimistische Perspektive: MIPS nutzt seine 40-jährige RISC-Historie und die frische GlobalFoundries-Anbindung, um sich als spezialisierter, offener Gegenentwurf zu Arm im wachsenden Physical-AI-Markt zu positionieren — unterstützt durch ein reales europäisches Ökosystem (Quintauris, INOVA, GF Dresden), das über reine Ankündigungen hinausgeht.
Kritische Perspektive: Die Plattformen sind noch Entwicklungsangebote ohne benannte Serienchips; der erste bekannte Automotive-Design-Win geht laut Unternehmensangabe erst 2027 in Produktion. Ob sich MIPS gegen die deutlich größere Marktmacht von Arm und die wachsende RISC-V-Konkurrenz (SiFive, Synopsys-ARC im eigenen Haus) durchsetzt, bleibt trotz starker Partnerschaften offen.
© IntelligenceOnChip · oteeAI.de · otee@oteeAI.de (KI-unterstützt recherchiert und redaktionell zusammengestellt)